随着现代电子信息技术及计算机互联网技术的发展,大数据时代已经到来。目前的存储器的容量、读写速度以及功耗已经不能满足人们对海量数据的存储要求。近年来,为了突破这些限制,科研人员正致力于寻找新的存储器件,随着新型存储器材料方面研究的进展,忆阻器成为了最有希望替代传统存储单元和运用在新的计算机架构中的新型器件之一。忆阻器是一种二端口可变电阻器件,其阻值随着通过的电荷量的变化而变化,忆阻器以其非易失性、低功耗、纳米性、高速读写特性以及与传统的CMOS电路完全兼容等优点在逻辑存储和神经网络电路等许多方面都有应用。目前,性能良好且稳定的忆阻器器件难以制备,许多研究人员以忆阻器模型的仿真研究为落脚点研究忆阻器的基本原理和在复杂电路中的应用。基于此,本文对忆阻器模型进行优化并探究忆阻器模型在神经突触和逻辑电路等方面的应用,并建立忆阻器阵列的通用模型和串扰分析系统,旨在为忆阻器实际推广应用提供理论和实践基础。首先,本文基于惠普实验室的忆阻器模型在Cadence仿真软件中建立忆阻器仿真模型,将模型用于逻辑电路中探究忆阻器在逻辑电路中的应用,并探究忆阻器在神经生物方面的特性。结果表明忆阻器可以实现基本的逻辑运算,并能正确模拟神经突触的基本特性。其次,为了便于对忆阻器模型的仿真结果进行提取和数据化,本文还在Matlab中对忆阻器用多种方法进行建模,并对模型进行了可扩展性和电压阈值方面的优化改进,进一步详细探究了忆阻器模型中的各个参数对忆阻器电学特性的影响。结果表明忆阻器模型中的参数设置对忆阻器的电学特性有着至关重要的影响,改进后的模型具有扩展性和电压阈值特性,并与实际忆阻器呈现的特性具有良好的一致性。最后,本文创造性的提出了一种基于实际忆阻器电压和电流数据的通用模型,并将模型封装成二端口器件,搭建忆阻器阵列分析系统,分析了忆阻器阵列中的串扰问题,使忆阻器的仿真结果更加接近实际器件的测试结果。结果表明了该种忆阻器模型的正确性和将此种忆阻器模型用于阵列串扰分析研究的可行性。论文研究了忆阻器的模型及其基本原理,分析了现有忆阻器的模型及其应用等存在的问题,并对忆阻器的模型进行了可扩展性和电压阈值的改进。以改进后的忆阻器的模型中的关键参数为研究对象,探究了各个参数对忆阻器模型电学特性的影响。进一步提出了一种基于实际忆阻器伏安数据的通用的忆阻器模型,并使用该模型发明了了忆阻器阵列分析系统,用于对忆阻器阵列进行串扰分析。通过相关的理论论证以及实验仿真分析,验证了本文方法的正确性和可行性,为忆阻器在实际电路中应用提供了一种有效的分析方法。