随着微电子技术的飞速发展,集成电路及其系统变的日益复杂,传统的测试模型和测试方法远不能满足当今大规模电路的测试要求。系统芯片(SOC)测试遇到了新的挑战,可复用IP核的测试就是其中之一。测试结构复用和测试优化是可复用IP核测试的两个关键问题,本文针对这两个关键问题,较为系统的研究了可复用IP核的测试结构以及Wrapper和TAM优化算法。　　本文深入研究了可复用IP核的测试结构,详细分析了IEEE P1500标准中测试外壳(Wrapper)单元结构在移位过程中存在的不安全性,实现了安全的 Wrapper单元结构。这种安全的Wrapper结构有效解决了测试移位过程中的安全移位问题,并且能够降低测试数据移位过程中的动态功耗。在此基础上,设计并实现了在Wrapper结构下的控制器,此控制器能够灵活实现 Wrapper的几种工作模式和相关指令。　　以减少测试时间的测试优化为目标,本文对Wrapper和 TAM的组合优化问题进行了深入研究,提出了用匀度优化方法来优化Wrapper内部扫描链,采用此方法能够有效的平衡核内部扫描链。根据背包算法的特点,采用改进背包问题的算法有效缩短单个IP核的测试时间。采用遗传算法有效的解决测试调度的NP问题,详细实现了其过程。最后用ITC’02 SOC测试基准电路进行算法验证,与传统整线性规划算法相比,遗传算法优化效果良好,能有效降低SOC测试时间。