随着第三代移动通信系统的发展,变速率语音编码技术成为近年來研究的热点。其中,增强型变速率语音编解码(EVRC)算法以其较低的平均编码速率和较高的合成语音质量被广泛应用于CDMA系统中。　　近年來,超大规模集成电路(VLSI)和单芯片系统(SOC)技术的飞速发展,使得数字信号处理系统(DSPS)的专用集成电路(ASIC)实现技术取得突破性进展,Fl益成为数字信号处理系统实现技术的一个重要发展方向。　　本文研究内容为基于EVRC编码算法的ASIC系统级设计,设计步骤完全遵循DSPS的ASIC设计流程。首先,对EVRC算法进行了深入研究,在Visual C++6.0环境下实现了其编解码功能,并对算法性能进行了客观和主观评价,测试结果表明EVRC算法能以较低的平均编码速率获得接近于有线电话的合成语音质量,完全满足移动通信的要求;然后提出了基于EVRC编码算法的ASIC系统级结构,对各功能模块进行了算法变换和架构变换的优化;最后对优化后的各模块进行了定点模型设计,完成了系统级设计任务,并给出了系统级设计的Matlab仿真结果。　　在此基础上,本文以FFT单元为例,对电路级设计方法进行了研究,同时加深了系统级设计对电路级设计重要性的理解。