快速傅利叶变化(FFT)通过将长序列的DFT计算分解成短序列DFT计算,从而大大减少了计算量。FFT在无线通信、语音识别、图像处理、频谱分析等领域有着广泛的应用。循环冗余校验码(CRC)以其简单的算法结构、强大的检错能力,可极大地提高数据的可靠性,且易于实现。正是靠强检错能力与高校验效率,使得CRC在数字通信中获得了应用广泛。将FFT和CRC作为MCU的外围电路可以增加其灵活性,同时也增强了MCU的性能,使得MCU面对一些场景时更加高效。目前市场上绝大多数MCU采用了高级微控制器总线结构(AMBA),该结构是ARM公司提出的片内互联总线规范。AMBA规范定义了在设计高性能嵌入式微控制器时的一种片上通信标准,在MCU中有着广泛的使用。虽然市场上的大多数MCU拥有CRC运算功能和FFT运算功能,但是其工作效率较低或功耗较大,难以满足一些低功耗嵌入式应用场景。本文基于采用AMBA协议的MCU架构,其主要结构包含:Cortex-M0核、DMA、总线矩阵、FFT、存储、APB桥等。设计了CRC和FFT数据计算电路,优化了低功耗嵌入式系统中CRC32计算和FFT运算,提高了CRC32电路的运算频率,使得FFT运算脱离了MCU核从而减少了运算功耗增加了运算速度。CRC32计算采用并行计算的方式达到了提升计算速度的目的,通过矩阵化简得到了CRC32的生成多项式与计算结果关系,并搭建相应的硬件电路进行实现;FFT运算将FFT的蝶形运算由CPU核改为单独专用模块,通过专用于FFT数据搬运的DMA进行数据传输,使FFT运算数据不再通过CPU总线,同时CPU也不需要再进行FFT蝶形运算,因此在FFT运算期间CPU可以处理其它运算或进入睡眠模式,从而大大节省了功耗。综上,本文所优化的32位CRC并行计算有效解决了之前CRC由于计算多采用固定生成多项式方式或串行计算的方式所导致的应用灵活度低、计算速度慢等问题。本文设计的FFT运算电路解决了FFT运算在M0核中需要占据大量资源的问题。本文实现了可配多项式CRC32的8位并行运算使其可以满足较高的频率,实现了MCU上FFT无核运算,FFT运算时间在理想情况下为23041个时钟周期。具体创新性内容包含CRC计算硬件的实现,通过DMA实现FFT运算的数据搬运以及FFT的蝶形运算在MCU中以模块的方式实现。