超高频RFID广阔的应用前景推进了相关研发的进行。随着CMOS工艺的进步，单片集成的RFID阅读器芯片已经成为可能。本文对集成于单片RFID阅读器的频率合成器进行了研究。首先，本文介绍了基于PLL频率合成器的基本工作原理。对组成频率合成器的各个部分进行了分别介绍。对这些模块的工作原理、主要结构和对整体电路性能有影响的各种效应提出小结。同时介绍了超高频RFID阅读器对频率合成器性能的要求。其次，本文着重对频率合成器的建模进行了研究，主要介绍了线性模型。并且依据线性模型对环路参数进行了设计。随后介绍了噪声模型，依据噪声传递模型和实际设计电路性能对环路参数进行优化。本文基于TSMC0.18um工艺实现并优化了频率合成器中的几个关键电路。用CML技术实现高速可编程分频器，实现了分频比范围为80-96，其输出噪声为-145dBc/Hz@1MHz。采用互补型LC振荡器结构实现了高噪声性能的压控振荡器，并且采用二次频率谐振和旁路滤波电容技术优化噪声性能，其噪声性能达到-113dBc/Hz@100KHz。本文采用离散计数办法对输出频率进行反馈，实现了自动频率校准功能，使得频段选择的时间仅需5us。