随着计算机科学与网络通信的高速发展,信息安全的重要性不断提升。为确保隐私或机密数据不受窃取和篡改,密码算法已成为至关重要的密码保护手段。其中,AES和SM4算法是被广泛应用于无线传感网和物联网智能设备的分组密码算法。然而,在集成了这两种算法的现有安全芯片中,AES和SM4多为独立实现,未能利用二者的相似结构以优化硬件实现,且随着侧信道攻击的发展,安全芯片缺乏有效的防护设计。因此,利用可重构思想设计抗侧信道攻击的AES和SM4有着十分重要的意义。本文主要研究了可重构及抗攻击的AES与SM4的硬件实现方法。首先介绍了相关密码算法和侧信道攻击的基本原理,由功耗模型分析了常见的侧信道攻击方法;随后研究了AES和SM4的可重构硬件方案,通过可重构模块分析确定了需要对S盒、列混合、控制器以及接口进行可重构设计;在基于软硬件协同思想提出了加密系统的整体架构后,采用复合域计算的方式实现了可重构S盒,使得三种不同的S盒合并为一个;对于列混合则采用矩阵分解的方法,从而使AES解密时的逆列混合可以复用加密列混合的运算结构;通过状态跳转及接口信号的合并,控制器和模块接口也被整合在一起,从而减小了硬件开销。在抗攻击设计方面,基于常用的防护措施,设计了可重构掩码S盒,解决了零值掩码的问题,并在S盒内对掩码进行分段修正,使其能够抵御功耗攻击;而对于故障攻击,本文结合双路径和奇偶校验,分模块设计了AES与SM4的错误检测方案,通过每轮比对两条路径或奇偶校验码的值来判断运算是否出错。针对所设计的AES与SM4加密电路,本文从功能、抗攻击能力以及性能三个方面进行了验证与分析。在加解密功能上,基于testbench、UVM和FPGA对算法RTL代码进行了完备的验证;在抗攻击能力上,使用CPA和DFA对所设计的算法进行攻击,结果表明本文的抗攻击设计可以有效抵御功耗攻击和故障攻击;最后,基于SMIC 55nm工艺库对加密电路进行综合,经可重构优化后,其面积和功耗较独立实现的AES与SM4减少了11.4%和1.8%,抗攻击的可重构AES与SM4的面积和功耗分别增加了47.4%和10.1%。综合考虑安全性、算法兼容性以及额外资源开销,本文设计有一定的优势。