集成电路发展到今天的系统级芯片,遇到的最棘手的问题就是SOC芯片的可测性设计问题和测试方法的问题。本论文主要的研究目的是对超大规模数字集成电路,特别是系统级芯片,进行可测性设计。主要针对故障建模,可测性度量,组合电路和时序电路的测试矢量生成,扫描测试设计,扫描链的插入,嵌入式存储器的内建自测试和自动测试矢量生成进行研究。实验是通过对一个便携式音频视频解码器芯片项目加入可测性逻辑,使之能尽最大限度对内部的逻辑进行测试,提高故障覆盖率。本项目是一个多媒体SOC系统,结构复杂,设计形式多样,规模较大。实验方法具体是把芯片的测试设计分为若干部分,分别是扫描链插入,存储器自建内测试和IP核测试等,主要围绕扫描链插入。最后得出的是一个加入了可测性设计的,内部逻辑可测性大大提高的系统级芯片,并与类似的一个DSP设计项目的可测性设计相比较,着重比较芯片设计的风格和方法对可测试设计的影响,总结存在的测试方面的问题和原因,得出了最大限度的提高测试故障覆盖率的设计方法。