扫描设计相关论文
随着半导体的工艺尺寸不断缩小、电路设计的规模越来越大,计算机系统的核心部件——处理器,尤其是高性能通用处理器,正面临着高可......
所谓色彩位数(色彩深度)是表示扫描仪所能辨析的色彩范围。通常扫描仪的色彩位数越多,就越能真实反映原始图像的色彩,扫描仪所反......
集成电路规模的不断增大使得生产测试变得越来越复杂，传统测试方法已经越来越不能满足现代测试的需要。因此可测性设计(DFT)作为集......
随着人们对信息安全的重视,以及移动支付、智能家居、可穿戴设备等应用场景的兴起,用于身份验证和信息加密的加密芯片在电子设备中......
随着集成电路工艺复杂性和规模复杂度的提高 ,芯片测试变得越来越困难 ,而可测性设计可以用来简化测试 ,降低测试成本。但是可测性......
[摘要]自从20世纪中叶以来，电子产业，尤其是半导体产业得到了飞快的发展。基于摩尔定律的描述，集成电路的集成度在不断上升，同时特征尺......
文章讨论了PAGER控制器芯片(ZQD021)的系统设计,该控制器内部集成了FLASH,SRAM、POCSAG协议解码器和嵌入式MCU CORE.重点分析了芯......
针对SoC的基于IP设计、多时钟域、多用异步逻辑、时钟门控、系统集成等特点,给出了一种层次化的扫描测试结构,并将该方法成功应用......
提出一种采用组合电路实现解压缩电路的压缩方法，只需少量的输入管脚，可以驱动大量的内部扫描链．该方法利用确定性测试向量中存在的大......
可测试性设计(Design-For-Testability,简称DFT)是芯片设计的重要环节,它通过在芯片原始设计中插入各种用于提高芯片可测试性的硬......
该文提出了一种割断关键回路的方法来选择扫描触发器。该方法在选择一定数量的扫描触发器后,采用逻辑模拟更新电路的状态信息,这样......
深亚微米加工工艺的实现使得数字集成电路在现代社会的生产生活中应用越来越广泛，然而深亚微米加工工艺的实现同样使得数字集成电路......
测试压缩在保障测试质量前提下，能有效地减少数字集成电路的测试数据量和测试时间。它作为弥补测试能力提升速度和摩尔定律之间的差......
本论文的研究课题为片上系统（System on a Chip，简称SOC）环境下的可测性设计方法学研究。早期的集成电路测试主要通过功能测试向量来......
本文针对门级扫描设计存在的面积、速度和测试时间问题,给出了一种开关级扫描插入方法,较好地解决了门级扫描设计面临的面积和速度......
现代集成电路设计中,芯片的规模和复杂程度呈指数增加,为了保证所设计芯片功能的正确性和制造的完备性,需要比以往更多的时间和人......
随着深亚微米(DSM, Deep Sub-Micron)技术和IP (Intellectual Property)核复用技术为支撑的片上系统SoC (System-on-Chip)技术的迅......
可测试性设计技术已经广泛地应用于集成电路测试领域以提高测试效率。在可测试设计技术中,扫描设计是最重要的实现手段。扫描设计......
集成电路发展到今天的系统级芯片,遇到的最棘手的问题就是SOC芯片的可测性设计问题和测试方法的问题。本论文主要的研究目的是对超......
由于ＭＣＵ（Ｍｉｃｒｏ－Ｃｏｎｔｒｏｌｌｅｒ Ｕｎｉｔ）的结构非常复杂，因此若在设计时采用一般数字电路设计的从结构出发的ＤＦＴ（Ｄｅｓｉｇｎ Ｆｏｒ ｔｅｓｔａｂｉｌｉｔｙ）技术（包括扫描设计和ＢＩＳＴ－Ｂｕｉｌｔ－Ｉｎ Ｓｅｌｆ－Ｔｅｓｔ）将使电路的规模急剧增大。评论......
在使用ATPG工具对集成电路进行固定故障测试时，嵌入式存储器模块被视为简单的I／0模型，ATPG工具无法传递存储器周围组合逻辑的故障。通......
