随着芯片功能的越来越复杂,先进工艺节点的不断演进,芯片系统设计日渐趋于复杂的同时,验证环节在芯片设计流程中的重要性不断提高。验证在设计过程中也变得越来越复杂,所占用的整个芯片开发周期的百分比也在增加。在保证完备的同时具有高效性是当前验证环节面临的挑战。本课题来源于作者在实习公司参与的DMA控制器模块验证项目,目标即为搭建DMA控制器的验证平台,通过采用UVM使得平台具有较好的可重用性并且能够高效充分得完成预期验证工作。相较于传统验证方法的优势,通用验证方法学的验证过程更具有随机性,并且提升了效率,能够有效发现设计中的缺陷,具有很强的实用意义^[1]。本次验证对象为AHB总线上挂载的DMA控制器,其功能是用来提供存储器与外围设备,或是存储器相互之间的高速数据传输。使用基于System Verilog语言的UVM构建完整的验证平台,以对研究对象进行功能型验证。具体研究成果如下:研究了验证语言及方法学的发展过程,了解了当前被广泛使用的通用验证方法学的特点与优势,掌握通用验证方法学的验证环境结构与相关机制。并且完成对DMA控制器模块的细致分析,了解其在系统中的功能及详细的工作方式与配置信息。本文根据DMA控制器在系统中不仅充当主机同时还作为从机等特点,提取出详尽的功能验证点以保证验证的完备性。包括其不同通道间优先级的仲裁结果、传输请求的不同触发模式、突发传输的长度及源端与目标端不同的指针循环方式等等。完成了对DMA控制器的验证平台设计,其中包括参考模型、寄存器模型、计分板等组件。运用通用验证方法学所含有的factory机制、phase机制及sequence机制进行开发,例如在不同的phase中完成组件的实例与组件间的相互连接,以及各组件主体功能的实现,实例的方法则是通过factory机制以保证各个组件内部phase的自动运行,并使组件能够进行重载。采用sequence机制使得激励的产生与驱动相互独立,极大的提高了验证环境的重用性。验证平台中添加AHB＿VIP用于实现激励的驱动以及相关协议的检查工作。基于事务级传输方式建模验证平台,采用带有约束的随机化策略进行仿真验证,根据验证对象的特性编写功能覆盖点及相关测试用例,启动平台进行仿真验证,收集实验数据。完成了对仿真结果的分析,其中主要包括代码覆盖率与功能覆盖率两项。最终结果功能覆盖率达到100%,代码覆盖率达到90%以上,并对未覆盖到的部分进行分析,确保其合理性。