LDPC(Low-Density Parity-Check)码是近代信道编码研究领域的一个热点,它具有逼近Shannon限的优异性能和可实现高速编译码的潜力,在现代及未来数字通信系统中备受关注。尽管LDPC码的理论和应用研究已取得了不少可喜的成果,但在其实用化过程中,LDPC码的构造及低复杂度译码是尚未很好解决的瓶颈问题。关于Tanner图中环在码构造中的影响已逐渐被人们认识,但还缺少系统深入的研究;译码算法在兼顾优良的译码性能和低复杂度、快速实现方面还存在很多急需解决的问题。论文从分析LDPC码图模型中环结构的特征入手,结合理论证明和仿真分析,针对准循环(Quasi-Cyclic,QC)码的结构和IRA(Irregular Repeat Accumulate)码的结构,研究了具有低编码复杂度的LDPC码构造方法及收敛快、复杂度低的译码算法。其主要工作及成果如下:首先,分析了准循环码的结构特点,采用基矩阵和移位矩阵联合构造LDPC码一致校验矩阵的设计思想,提出并证明了准循环LDPC码构造中扩大环长、减少短环数量的一系列定理,为该类码的构造奠定理论基础。在此基础上,将环结构优化思想引入码构造算法中,提出了一种新的准循环扩展LDPC码构造方法。从理论上证明了所提方法构造的码围长上限大于3倍基矩阵对应码的围长,与现有方法相比,采用该方法更容易构造性能优良、实现复杂度低的大围长LDPC码。其次,考虑到IRA码结构中低重量码字大量存在的概率较高,将导致错误平层和不可检出错误概率的增大,论文指出对这种码的构造应在增大围长的同时尽量减少低重码字的出现概率,总结并证明了IRA码及类似结构LDPC码构造中以各种连接方式引入变量节点时可能产生低重码的规律,为构造具有良好重量分布和大环长的IRA码提供了理论支持。此外,论文引入环分析和准循环扩展设计思想,提出一种环优化约束的类IRA码构造法。该方法使码参数设计更灵活,仿真表明该类码与随机化构造码性能相近,但具有更低的编码复杂度,可实现性强。第三,针对洪水消息传递机制的并行译码算法存在变量节点对数似然比外信息(Extrinsic Log-Likelihood Ratio,Ex-LLR)值发生振荡的现象,提出一种改进的LDPC码并行译码算法。该算法采用“纠删”方法处理Ex-LLR值发生振荡的变量节点消息,并以伴随式计算和Ex-LLR均值平稳性检测结果作为迭代停止的联合判决准则。所提方法在减少迭代次数和降低译码复杂度的同时,可提高洪水译码算法性能。第四,将分组串行消息传递机制与QC-LDPC码结构巧妙结合,提出一种适用于QC-LDPC码的快速译码算法,给出了该算法中校验节点的分组规则。仿真和分析结果表明,该算法具有译码收敛快的优点,同时能够有效提高迭代译码速度,是一种复杂度较低的快速译码算法。最后,讨论了所构造的类IRA码编译码器的FPGA设计与实现。