论文部分内容阅读
可测性设计（DFT）方法广泛应用于数字电路测试中．通过添加测试硬件，用来降低测试的复杂性。但添加测试硬件后，往往会引起电路的延时变大，从而降低电路的性能，甚至引起延时故障。针对寄存器传输级（RTL）数据通路，文献[1]提出了两种功耗限制下非扫描内建自测试（BIST）方法。跟以前的方法相比较，这两个方法取得较短的测试应用时间和较低的测试硬件开销。本文对这两个方法对电路延时的影响进行分析。实验结果表明，在保持同样的测试应用时间和测试硬件开销的前提下，电路的延时有稍微增加。