论文部分内容阅读
在靶场组网测试中，测试终端和多个测试分站间的时间同步直接影响测试参数准确性，为提高时间同步精度，基于SOPC技术和GPS授时相结合设计了测试分站时间同步电路。通过GPS接收机输出1PPS脉冲信号作为测试站的时间基准信号，在FPGA中设计NiosII处理器及相应的逻辑模块，由NiosII处理器通过中断信号提取当前时刻的UTC时间信息，逻辑模块实现本地时钟与GPS-1PPS脉冲信号的时间差，最终得出精确的微秒级UTC时间。该电路具有精度高、功耗低、集成度高等特点，对实现测试系统集成优化设计，提高系统的可靠性、