论文部分内容阅读
给出了一种基于ISA总线的B码产生与解调系统设计的新方法。B码产生模块从某个时间初始值开始运行产生时间信息，并按照国际通用的B码格式，产生出与当前时间对应的B码信号，其中运行初始值可由微机通过ISA总线任意设置；B码解调模块将标准时统设备送来的B码信号，通过电平转换之后送入FPGA，由FPGA通过内部逻辑解调出8421码格式的天、时、分、秒信息，通过ISA总线送人微机，以校准本机的系统时间。本系统可用于时统设备的调试与检修，也可作为实践教学设备使用，使所属人员了解IRIG-B码的结构及工作流程。设计具有灵