论文部分内容阅读
能效比是未来高性能计算机需要解决的重要问题.众核处理器作为高性能计算机的重要实现手段，其微结构的优化设计对能效比提升尤为关键.提出了1种面向众核处理器的流水线紧耦合的指令循环缓存设计，以较小的L0指令缓存提供更加高能效的指令取指.作为体系结构研究同硬件可实现性紧密结合的1次尝试，设计始终考虑了硬件实现代价这一关键约束.为了控制L0指令缓存对流水线性能的影响，指令缓存采用了循环出口预取技术，以此保证指令缓存提供的低功耗的指令取指能够最终转化为流水线能效比的提升.在gem5模拟器上实现了对指令循环缓存的模拟.