论文部分内容阅读
根据VHDL和Verilog HDL两种硬件描述语言的特点,以一个4位加法器为例,介绍了利用Modelsim和Synplify两种EDA工具,同时使用VHDL和Verilog HDL两种语言进行混合EDA前端设计的整个流程.设计时,要特别注意设计过程中不同语言模块之间的调用方式以及仿真时的编译顺序.