论文部分内容阅读
为了在低过采样率下实现大带宽、高精度的∑-△调制器，文中采用了级联2-1—1结构，前两级用一位量化器，在最后一级采用4位量化器。讨论了调制器中时钟抖动、热噪声、运放有限直流增益等非理想因素对调制器性能的影响。重点考虑最后一级反馈回路中多位DAC失配引起的非线性，并采用DWA算法对其进行线性化。在Simulink环境下对调制器做行为级仿真，包括理想与非理想模型。在16倍过采样率、35．2MHz采样频率下，可以达到90dB的信噪比。