论文部分内容阅读
在经典弹道输运模型中引入源漏隧穿(S／D tunneling)，采用WKB方法计算载流子源漏隧穿几率，对薄硅层(硅层厚度为1nm)DG(dual gate)MOSFETs的器件特性进行了模拟，模拟结果表明当沟道长度为10nm时，源漏隧穿电流在关态电流中占25％，在开态电流中占5％．随着沟道长度进一步减小，源漏隧穿比例进一步增大．因此，模拟必须包括源漏隧穿。