论文部分内容阅读
设计和分析了一种新型的流水线式模数转换器。电路设计主要包括一种开关采样差分折叠式共源共栅增益级、两个时钟控制动态比较器组成的两位模数转换器、两位数模转换器。由于采用了电容下极板采样、全差分和开关栅电压自举，有效地消除了开关管的电荷注入效应、时钟馈通效应引起的采样信号的误差，提高了模数转换器的线性度、信噪比、转换精度和速度。该转换器的设计是在0．6μm CMOS工艺下实现，转换器在采样频率为5MHz、信号频率为500kHz时功耗为70mW；SFDR为80dB。