论文部分内容阅读
定时器是信号接收机系统的重要组成部分，它为整个系统提供所需的各种主脉冲定时信号和波门定时信号。传统的定时器大多采用纯硬件的实现方法，利用分立元件搭建逻辑电路，造成了其电路复杂、工作量大、可读性差、可靠性低的不良表现。提出一种基于 FPGA 的定时器，采用 STM32F407 为微处理器输出频率控制信号，为信号接收机系统提供了定时信号输入和频率控制信号；最后，利用 Verilog HDL 和相关程序语言对 FPGA 和相关模块进行软件编程设计。