动态部分可重构相关论文
软件无线电（Software Defined Radio,SDR）系统的集成度高,模块化程度好,其发展目标是在统一的硬件平台上,通过加载不同的通信波形而......
随着人工智能、物联网、自动驾驶等新兴应用的出现,数据量和计算量与日俱增,人们对数据处理的效率、实时性要求越来越高。然而,由......
随着现代数字系统的发展和FPGA(Field-Programmable Gate Array：现场可编程门阵列)生产工艺的进步，促使FPGA在数字系统设计中的地位......
现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)作为一种高集成度的半定制专用集成电路芯片,具有高并行性、高速度、......
可重构系统兼具了传统处理器的灵活性和接近于ASIC的计算速度，FPGA的动态部分重构能够实现计算和重构操作的同时进行，使系统能够动态......
提出了一种基于局部动态可重构（DPR）的新型可重构FFT处理器。相比传统的FFT设计，该设计方法在重构时间上得到了很大改进，同时，处理器能......
针对可重构系统中的数据流驱动应用,提出支持动态可重构的软/硬件统一多线程编程模型SHUMDR及其层次化实现.通过硬件线程接口设计......
为消除重构时间对可重构计算系统性能的影响,针对多重构模块,提出一种基于动态部分可重构技术的顺序型应用程序模块映射算法。利用......
随着基于静态随机存储器(static random-access memory,SRAM)型现场可编程门阵列(field programmable gate array,FPGA)广泛应用于......
动态部分可重构方法应用于FPGA系统设计中，充分利用了FPGA芯片提供的可重配置功能，减小了FPGA芯片的配置时间。通过对可重构方法的研......
随着数据库承载的数据量不断增长,信息处理系统对海量数据的快速查询需求越来越多,对它的性能要求也越来越高。除了采用多核CPU实......
介绍了将现场可编程门阵列（FPGA）专用硬件处理器集成到软件通信体系结构（SCA）中的机制，实现了动态部分可重构技术在软件无线电（SDR）硬件平......
基于FPGA的动态部分可重构(Dynamically Partially Reconfigurable,DPR)技术因在处理效率、功耗等方面具有优势,在高性能计算领域......
为了推动FPGA计算的大规模应用，设计并实现了一种基于动态部分可重构机制的FPGA计算系统微架构．该架构提供了一套提升FPGA开发效率的......
异构片上系统(System-on-Chip,SoC)在同一芯片上集成了多种类型的处理器,在处理能力、尺寸、重量、功耗等各方面有较大优势,因此在......
在使用通用处理器和专用集成电路实现的传统计算方式不断遇到应用瓶颈时,可重构计算(Reconfiguration Computing)作为新型的空间和......
基于PCI总线的FPGA硬件资源虚拟化,是指利用PCI总线对FPGA进行程序配置,把一个FPGA芯片,按硬件资源面积,虚拟成多个可进行独立功能......
可重构系统可以根据应用程序运行时的需要动态地选择不同配置硬件加速方案。动态可重构多处理器片上系统是一种面向多种应用/标准......
可重构计算技术结合了通用处理器(General-Purpose Processor, GPP)和专用集成电路(Application Specific Integrated Circuits, A......
为了开发具有一定灵活性的高性能低功耗分组密码处理器,提出了一种粗粒度可重构阵列架构BCORE.在对分组密码算法进行分析的基础上,......
随着信息技术的快速发展,大数据、物联网、人工智能等热点产业所带来的信息量逐渐增大,这些产业对数据的高性能处理越来越迫切。然......
