并行乘法器相关论文
在IC设计领域,计算机微处理器是整个系统的核心,人们对其性能的要求越来越高,这些微处理器强有力的运算能力来源于其内部高性能的......
DSP芯片已成为集成电路中发展最快的电子产品,尤其是16位定点DSP器件是市场上的主流产品.在国外已经有不少成熟的DSP产品,但是国内......
基于0.6μm双阱CMOS工艺模型,实现了一种高速低功耗16×16位并行乘法器。采用传输管逻辑设计电路结构,获得了低功耗的电路性能。......
全新的基于全定制传输门结构42压缩高性能乘法生成器能根据用户输入自动产生并行乘法器的Verilog代码,并对WallaceTree的连线进行......
文中设计了一种基于“移位-加”的专用常数乘加器来实现常系数滤波器的乘加运算。该常数乘加器基于CSD编码技术，采用3-2压缩器，并以......
根据补码的特点对Booth2算法进行了改进 ,在得到部分积的基础上 ,采用平衡的 4 2压缩器构成的Wallace树对部分积求和 ,再用专门的......
针对现有的脉冲神经膜系统只能进行无符号二进制整数的乘法运算,而实际应用中更多地需要处理有符号整数的乘法运算,故用脉冲神经膜......
提出了一种基于有限域内移位三项式基及其弱共轭基的比特并行乘法器的新结构。在由三项式生成的域内,此种结构的比特并行乘法器易......
设计了一种用于1 6位定点DSP中的片内乘法器.该乘法器采用了改进型Booth算法,使用CSA构成的乘法器阵列,并采用跳跃进位加法器实现......
在移位多项式的弱共轭基底的理论推导的基础上,提出了一种有限域上的并行比特乘法器的新结构.在由不可约三项式f（x）=xm＋xk＋1生成的域内......
在基4的Booth算法得到部分积的基础上，采用了优化后的4：2压缩器的Wallace树对部分积求和，最后用CPA得到最终的和。优化下的并行乘法器......
首先介绍了有限域GF(2m)元素不同的基的表示,在此基础上讨论了有限域中常系数乘法器、串行乘法器及并行乘法器的硬件实现.重点介绍......
针对国产多核处理器的64位整数乘法器面积和功耗开销大的问题,提出一种新的Booth编码方式,对其Booth编码方式进行优化,通过多种方......
研究了在CCSDS标准下RS编码器的时域编码方法。分析了RS码的编码原理,基本单元电路设计,包括有限域加法器和乘法器,并着重阐述了自......
文章主要阐述了并行补码运算的定宽截断式乘法器是如何实现的。两个N位的输入，定宽的乘法器将产生N位的输出，而不是2N位的输出，但因截......
椭圆曲线密码算法(Elliptic Curve Cryptography, ECC)作为公钥密码学中的一个研究重点,在性能、安全方面都被证明有很大的优势。E......
随着VLSI技术的发展,作为CPU与DSP中数据路径上的关键部件之一的乘法器也从过去由软件完成逐渐演变成为一个重要的硬件部件。本文......
