SOC测试相关论文
SOC测试结构研究是当今可测性设计研究领域内的重要课题。SOC内部集成了中央处理器内核、储存单元、通信接口、内部总线以及特定功......
论文总结了数字电视和视频压缩标准的发展历史。详细介绍了本文所属国家“863”资助项目“HDTV SOC 平台”的相关背景，以及HDTV SOC......
测试功耗、测试时间是SoC测试优化中的两个测试目标，它们之间存在相互影响的关系。在多目标优化过程中，进化算法对于解决多目标优化......
提出了一种用于SOC测试的二维测试数据压缩方案 先利用线性反馈移位寄存器重复播种技术 ,对带有无关位的测试向量进行压缩 ,并获得......
文章提出了一种简单有效的双矢量测试BIST实现方案,其硬件主要由反馈网络可编程且种子可重置的LFSR和映射逻辑两部分构成.给出了一......
本文介绍了基于平台的SoC技术,对其关键技术进行了介绍,比较了基于平台的SoC技术与传统IC技术的异同.......
随着集成电路复杂性的提高和SOC系统的出现,电路测试的难度也在不断增大,测试问题已经成为SOC设计的瓶颈.在研究了现存的测试控制......
2003年日本电子测试测量设备市场的IT泡沫影响仍未消除干净，2004年在数字家电包括数码相机、平板电视和拍照手机的牵引下，半导体需求......
本文提出一种三维片上系统（3D So C）的测试策略,针对硅通孔（TSV,Through Silicon Vias）互连技术的3D So C绑定中和绑定后的测试进行优......
IEEE 1500标准对测试壳行为和芯核测试语言进行规定,可有效解决嵌入式IP核测试复用的问题.研究了IEEE 1500标准的测试机制,以ISCAS......
期刊
本篇文章主要是以无线通信芯片的测试为课题来加以分析的.为了解决这个课题,在此将介绍基于ADVANTEST(爱德万测试)SoC测试系统的高......
近来随着IC市场的多样化发展趋势，对能够覆盖各种专业测试功能的IC测试系统要求也日益迫切，同样如何降低测试成本也是至关重要。为了......
提出一种SoC测试中新颖的并行芯核包装方法(parallel core wrapper design,pCWD),该包装方法利用扫描切片重叠这一特点,通过缩短包......
测试问题已成为SoC发展过程中的瓶颈,提出一种新的Wrapper扫描链平衡算法以期缩短IP核测试时间。算法首先计算Wrapper扫描链长度平......
通过研究SOC测试中满足功耗约束条件的测试规划问题,比较并总结了当前普遍使用的几种功耗约束的SOC测试调度算法。经过对功耗约束......
提出了一种新的测试数据压缩／解压缩的算法，称为混合游程编码，它充分考虑了测试数据的压缩率、相应硬件解码电路的开销以及总的测试时......
提出了一种基于遗传算法的SOC功耗与时间协同优化方案.解决了SOC测试中最大瞬时功耗与最小测试时间的矛盾.建立相应的目标函数、约......
从理论上分析了VIHC编码[6]的不足后,提出了一种改进的SOC测试数据压缩编码方法--变移霍夫曼编码(HSC),并给出了相应解码器的设计.......
提出了一种改进的基于遗传算法的So C测试调度方法,通过该方法可以有效地优化测试总线的划分,合理调度各个IP核以实现并发测试,能......
随着超大规模集成电路制造技术的快速发展,单个芯片上已能够集成的晶体管数目越来越多.由于各种知识产权芯核集成到一个芯片上,这......
安捷伦科技公司日前宣布，大唐微电子技术有限公司已经选择业内领先的Agilent 93000 SOC系列，测试其最大、最先进的通信SOC。得到中国......
在系统芯片SoC测试中,测试时间与测试功耗是两个互相影响的因素。多目标进化算法能够处理相互制约的多目标同时优化问题。在无约束......
随着集成电路规模的不断扩大,基于IP核复用的SOC设计技术被广泛应用,但是由于IP核的来源不同,设计标准的不兼容等因素,使得SOC的测......
提出了一种用于SOC测试的二维测试数据压缩方案.先利用线性反馈移位寄存器重复播种技术,对带有无关位的测试向量进行压缩,并获得种......
从理论上分析了V IHC编码[6]的不足后,提出了一种改进的SOC测试数据压缩编码方法——变移霍夫曼编码(HSC),并给出了相应解码器的设......
ASIC集成电路设计开发中的隐含逻辑瑕疵与电路故障是芯片实现的最大困境，针对不同特性的电路提出了内部逻辑扫描、存储器内建自测试......
微电子技术的迅速发展促进了系统芯片(SOC)的出现,并由此将集成电路带入了一个新的发展时期。由于SOC采用的是以复用IP芯核为主的......
随着集成电路工艺技术和设计方法的提高,集成电路的规模越来越大,使得原来要由多个芯片才可以实现的复杂系统被集成在单个芯片上成......
随着片上系统(System-on-a-Chip,SoC)的集成度以及设计复杂性的提高,芯片测试遇到了巨大的挑战。一方面IP(Intellectual Property)......
基于IP核复用技术的系统芯片(SOC, System-on-a-Chip)有着诸多优势,如性能高、体积小、功耗低、研制周期短等,广泛应用于各种电子......
随着集成电路和制造工艺的迅速发展,可以将越来越复杂的功能模块IP(Intellectual Property)核集成到单块芯片上,但功能模块的高度......
嵌入式存储器是集成电路IC(Integrated Circiut)的重要组成部分,其在片上系统SOC(System on Chip)中的数量和面积都在稳定地增加。......
如今,IP的复用技术在芯片上得到了广泛的使用,通过芯片复用的方法,芯片的体积,功耗,性能等一些指标都有了相对的改善。但是面对着......
片上系统(System On Chip,SOC),是将整个系统集成在一个芯片上。一个完整的SOC系统包括微处理器模块、存储器模块、通信接口模块、......
随着SOC（System-on-a-chip）技术不断发展，单个芯片上集成的IP核越来越多，芯片的性能和复杂度不断增加，使得SOC测试面临着越来越严峻的挑......
随着集成电路制造技术的提高,集成电路的规模越来越大,可以在单一芯片上实现原来由多个芯片才能完成的复杂系统,这就是单芯片系统(......
对系统级芯片(system on chip,SOC)进行高效测试是当今集成电路技术发展的迫切要求,而短的芯片测试时间则是高效的一个体现。在基I......
在半导体工艺和集成电路制造技术飞速发展的今天,系统芯片SoC(system on chip)的设计已成为国际超大规模集成电路的发展趋势和集成......
目前系统芯片(System on Chip , SOC)的设计逐渐成为国际超大规模集成电路的发展趋势和集成电路设计的主流。一个芯片上可以集成很......
系统芯片SoC是当前国际VLSI的发展趋势和新世纪集成电路发展的主流。SoC不论在开发周期,还是在系统功能、性能方面,均具有无可比拟......
超深亚微米技术的应用使得芯片的集成度大幅提高,集成电路设计正快速地向片上系统SoC(System-On-a-Chip)设计方法转变,SoC不论在开......
系统芯片SOC是当前国际VLSI的发展趋势和新世纪集成电路发展的主流。SOC不论在开发周期,还是在系统功能、性能方面,均具有无可比拟......
基于IP（intellectual property）核的系统级芯片的测试已成为SoC（systemonchip）发展中的瓶颈，提出了一种采用BBO（biogeography based opti......
期刊
采用硬晶片的三维堆叠SoC测试规划是一个NP hard问题,针对该问题提出了一种采用GWO（grey wolf optimization）的三维堆叠SoC测试规划......
SoC(system on chip)中的测试封装(test wrapper)设计是个NP hard问题,针对该问题提出了一种采用MOFA(multiobjective firefly alg......
共时测试是一种并行测试方法，基于机台硬件资源的独立性，结合软件的多端口特性，可对不同测试条件和测试原理的电路模块进行有效的并行......
