三维片上网络（Three Dimensional Network-on-Chip，3D NoC）由2D NoC在垂直方向采用TSV技术堆叠而成，其具有可重用和易扩展等特性以及芯......

随着超大规模集成电路的不断发展,芯片的规模变大,结构变得更加复杂,对芯片进行测试时所需的测试数据量在不断增加,使得测试时芯片......

随着集成电路的迅猛发展，工艺技术愈加完善，片上系统（SystemonaChip，SoC）得到十足发展。SoC以其较小的面积集成了强大的电路功能，满足了......

随着CMOS集成电路特征尺寸继续朝着超深亚微米方向前进，集成电路系统的规模越来越庞大，芯片能集成的晶体管数量越来越多，集成电路的复......

测试功耗、测试时间是SoC测试优化中的两个测试目标，它们之间存在相互影响的关系。在多目标优化过程中，进化算法对于解决多目标优化......

研究了数字集成电路测试过程中的功耗问题,提出一种新的测试向量重排序方法,有效地减小了测试过程中电路状态的翻转次数。该方法根......