Leon3多核处理器的FPGA跨层次可靠性设计与实现

来源 :第七届中国测试学术会议 | 被引量 : 0次 | 上传用户:johnlu2828
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
  SRAM型FPGA具有设计开发周期短、设计制造成本低、可反复编程、灵活性高等优点,在航空航天领域中的应用逐渐受到重视。但是SRAM型FPGA极易受空间高能带电粒子导致的单粒子翻转效应的影响,严重制约芯片可靠性。本文针对SRAM型FPGA的可靠性问题,提出并实现了基于动态重配置的可靠性设计和基于配置文件回读的跨层次可靠性设计方法。基于动态重配置的可靠性设计利用SRAM型FPGA动态重配置技术,在三模冗余的基础上对故障模块进行动态恢复,在功能层次对设计进行保护。基于配置文件回读的可靠性设计利用FPGA内部配置接口,对配置数据进行回读和校验,在配置层次对设计进行保护。在基于LEON3处理器的实验平台上的实验结果表明,本文实现的跨层次可靠性设计方案能有效的容忍单粒子翻转故障,提高系统可靠性。
其他文献
  测试压缩下的功耗问题已经成为近期研究的热点。本文提出了一种新的低功耗广播式测试压缩结构,通过有限状态机控制一半的内部扫描链在扫描过程中接收持续的常数0,另一半
我不相信一个个人理财做得一塌糊涂的人,他的金融研究会做得很好未来10年要有一两亿人进入城市居住,这些进城的人要住房子,就决定了房地产在近20年是一个高速发展的行业年轻
  本文提出一种基于FDR编码高效测试数据压缩的扫描树结构.首先,我们分析了扫描树技术和FDR编码技术结合的高效性.然后,我们提出了一种扫描树构造方法来降低确定位的数目,
  为了满足系统芯片对通信带宽的要求,片上网络逐渐成为多核处理器互连的主流方案。然而随着集成电路技术进入纳米时代,由于制造缺陷、电粒子轰击等原因,片上网络出现故障
会议
  随着SoC芯片集成度和复杂度的不断提高,其测试变得越来越复杂,测试成本也越来越高。按照目前的发展趋势,测试成本将有可能超过芯片自身的设计和制造成本,如何降低过高的测试
  高扇入多米诺或门是高性能集成电路中常用的动态电路,而负偏置温度不稳定性降低了多米诺或门的噪声容限并增大了其传输时延。本文提出了带有补偿晶体管的多米诺或门结构,通
  随着制造工艺的不断进步,老化效应导致的动态参数偏差和漏电给集成电路的可靠性带来了严峻挑战。目前关于电路老化和漏电的协同优化方法或者以侵入式方法实现,或者采用输入
会议
  三维集成电路是通过硅通孔将多个相同或不同工艺的晶片上下堆叠并进行垂直集成的新兴芯片集成技术。通过这种集成,芯片可获得更小的外形尺寸、更高的片上晶体管集成密度
会议
  集成电路工艺水平提高的同时,老化效应严重威胁了电路的可靠性.本文针对电路老化导致失效的问题进行研究,提出了一种基于时-空冗余技术的失效防护方法.该方法针对老化的行
  基于振荡的测试方法(OBT)对待测电路进行重构,使其产生稳定的振荡波形。传统的OBT方法得到的振荡波形为单频正弦波,以频率和幅值作为故障特征建立故障字典,故障覆盖率较低。