论文部分内容阅读
相变存储器（PCRAM）是一种具有非易失、低功耗、适于低压操作、高密度、兼容更低CMOS工艺节点、高速度、高抗辐射能力的新一代固态存储器件。PCRAM因其各项优异性能，被广泛地认为是替代SRAM、DRAM、FLASH等主流存储器件的有力候选者之一。
本文围绕相变存储器的芯片设计这一方向，重点针对PCRAM替代DRAM过程中亟需解决的高速问题展开一系列的创新优化研究，主要为以下几个方面:
1.本文在充分调研主流存储芯片设计理念和思想之后，整理和概括了一套适用于PCRAM芯片设计的基本解决方案。主要部分为:PCRAM芯片整体框架、PCRAM存储块设计、PCRAM选通模块设计、PCRAM冗余模块设计、PCRAM存储芯片接口与控制逻辑设计、PCRAM存储芯片偏置源设计。
2.针对PCRAM特殊编程电路，本文首先设计了一款可实现编程操作的计数器型编程电路。经中芯国际0.13um工艺验证，在该编程电路的控制下，PCRAM单bit编程操作速度达到了500Kb/s。目前该电路已被用于8MbPCRAM音频演示芯片中及大规模PCRAM芯片测试。
3.为进一步提升PCRAM整体编程速度，本文创新性的提出了self-write编程模式。self-write利用FIFO，将总线编程请求缓冲，实现了每个存储块可自我控制编程序列，从而消除了因RESET/SET速度不平衡而引起的时间碎片。根据FPGA验证，self-write编程模式比传统并行编程操作速度快10％～25％。
4.为了在提高PCRAM可靠性与降低编程功耗的同时，实现PCRAM的高速操作，本文创新性的提出了RWW编程电路。通过将预读、编程、验证操作并行执行，实现预读与验证过程对用户的隐蔽效果，从而提高了编程速度。根据理论计算和Spectre模拟仿真验证，RWW电路较之于三星DCW技术和美光P&V技术速度快20％以上。
5.针对PCRAM特殊的读出电路，本文首先设计了一套电流型读出电路。经中芯国际0.13um工艺验证，该读出电路可以分辨的低阻范围为＜15Kohm、高阻范围为＞18Kohm，满足相变存储单元高低阻分布;读出位线电压保持在0.2V以下，可有效避免读破坏;读出时间可控制在150ns以内，可实现PCRAM读出电路功能。
6.为提升PCRAM读出速度，本文结合差分读出原理以及读出位线预充电技术，实现了一种高速差分读出电路。根据Spectre模拟仿真验证，该电路在512row×16column的PCRAM阵列内，可将读出时间降低至8ns以内。