语音是人类信息交流最便捷、最有效的媒介物,然而在其传输过程中极易受到噪声的干扰。噪声的干扰将会严重影响语音信号的质量,并且对语音信号的后续处理工作,如端点检测、特征提取、语音识别等造成困难,会引起处理结果的偏差甚至错误。因此,对带噪语音信号的去噪成为了信号处理中必不可少的步骤。小波去噪作为数字信号处理领域中的热点和前沿课题,它无论是在理论研究还是在工程应用方面都具有广泛的价值。近年来,随着半导体工艺的飞速发展,集成电路规模的日益增大以及各种研发技术水平的不断提高,语音小波去噪技术不再局限于传统的理论分析、仿真设计和算法改进等方面,而是与DSP、FPGA、ASIC等硬件平台相结合,逐步向实用化方向发展。本课题在前人工作的基础上,研究了小波变换以及小波去噪的相关理论,重点探索小波阈值去噪在语音去噪中的硬件实现,根据所要处理语音信号的特点,通过适当选取小波基,并在Altera FPGA上设计各个模块,完全用硬件电路实现了语音小波阈值去噪系统,进而可用于生成一个完整的硬核,以满足不同场合对语音信号实时自适应去噪的需求。本系统整体设计基于DE2开发平台,分别采用DSP Builder和Verilog HDL语言编程结合原理图两种硬件实现方式来建构关键的小波阈值去噪模块,并借助MATLAB工具对系统进行软件模型设计和仿真。这两种硬件实现方式各有所长:Altera DSP Builder的操作是在MATLAB平台下Simulink的图形化界面中进行的,它可以对Simulink和DSP Builder库以及Altera知识产权核(IP MegaCore)中图形模块进行调用并经过合理布局来实现复杂的电子系统设计,其设计文件经过综合编译转换后可下载至FPGA开发板,因此本系统正是利用DSP Builder的设计流程具有方便、直观并能大大缩短DSP的设计周期等特点,首先利用它对小波阈值去噪模块进行建构,以便于与后面用Verilog HDL语言编程结合原理图模块实现方式的对比验证;Verilog HDL语言编程结合原理图的实现方式能够优化系统设计,减少资源耗用,并且编译速度较快。本论文的核心内容在于以下几个方面:(1)在对小波变换以及小波去噪的相关理论回顾的基础上,阐述了用FIR滤波器、上下采样单元来构造小波滤波器的可行性设计。(2)研究并构建能够在硬件上自适应求取阈值的阈值计算模块,从而加大系统应用的适应性。(3)通过仿真实验研究最佳的阈值函数设定方法,并对FIR滤波器的建构方式进行了对比研究,从中选取较优的方案应用于实现小波阈值去噪模块。(4)分别采用两种不同的硬件实现方式实现基于小波语音阈值去噪的FPGA系统,并与MATLAB平台下技术平行的结果进行比较,同时对比了两种硬件实现方式的优劣。