论文部分内容阅读
对于数字通信中符号定时及维特比译码算法进行了研究，并用FPGA实现了符号定时算法，用DSP实现了维特比译码算法，最终将这两种算法应用在某数字通信系统中。 首先介绍了几种常见的符号同步算法，基于课题的技术要求，接着研究了另一种符号同步方法——内插法。该算法是由F．M．Gardner提出的针对于MPSK信号的符号定时算法，具体实现包括：内插滤波器、定时误差检测模块和数控振荡器。对这三个模块进行了基于FPGA的设计，然后在Quartus Ⅱ平台上对内插法中的各模块的设计进行了仿真。最后介绍了卷积码和维特比译码的基本原理，具体介绍了维特比译码算法中的分支度量、路径度量和回溯跟踪三部分，译码算法由DSP芯片实现。 测试结果表明，符号同步模块和维特比译码模块设计达到了工程标准的要求。