论文部分内容阅读
由于电荷耦合器件(CCD-Charge Couple Device)具有分辨率高、动态范围大、可靠性高、信号输出噪声低、抗电磁干扰性能高等优点,被广泛应用于光电探测及实时图像信息获取领域。其应用范围包括可见光、紫外甚至X射线等众多领域。整个CCD系统包括CCD阵列器件、浮置扩散放大器(FDA-Floating Diff usion Amplifier)、模拟信号处理前端(AFE-Analog Front End)和数字信号处理(DSP-Digital Signal Processing)模块。在CCD读出信号的数字化处理流程中,AFE模块处在整个信号处理系统的最前端,其输出信号为ADC量化后的数字信号,其后的数字信息处理模块几乎不会被噪声等非理想因素干扰,因此AFE的性能直接决定了整个CCD图像处理系统的信噪比。此外,随着CCD制造工艺水平的不断提高和图像获取领域需要的不断扩大,使得CCD器件的像元尺寸不断减小,同时其信号读出驱动频率不断升高,检测读出的信号幅度也相应减小。为保证CCD成像系统获得高质量的图像,尤其在高速CCD成像系统中,高速高精度高集成度的AFE设计变得非常关键。针对高速高精度高集成的CCD信号处理应用需求,本文实现了一种高集成度14位40MSPS CCD AFE芯片,并集成了可编程时钟驱动器。AFE信号处理包含相关双采样器(CDS-Correlated Double Sampling)、可变增益放大器(VGA-Variable Gain Amplifiers)和14位40MSPS的模数转换器(ADC-Analog to Digital Converter),其中集成的相关双采样和可变增益放大器减小了信号处理系统的功耗和芯片面积。可编程时钟驱动器将主时钟的单周期等分为48份,通过可编程相位组合电路,产生相位及占空比可调的信号,根据CCD器件的要求,产生最优的工作时序,通过调整采样时间SHP和SHD的相对位置,可提供精度高达530ps的相关双采样时序。通过功耗与单级量化位数以及功耗与采样电容值的优化模型分析,完成了14位40MSPS流水线ADC的系统级设计。芯片采用SMIC0.35μm3.3V CMOS工艺实现,在主时钟频率为40MHz,输入信号为10MHz时：集成可变增益放大器实现了0～18dB的增益近似控制,增益步长为0.035dB,相关双采样电路在增益为最大值,18dB时,SNR为100.25dB, SNDR为85.69dB; ADC的SNR为100dB,SNDR为85.5dB,精确时钟内核电路输出时钟占空比范围2%～98%,延时相位精度优于5ps。芯片的有效面积为2800*3500μm2。基于SMIC0.35μm CMOS工艺的流片测试结果表明：芯片准确输出可编程的H1～H4四相水平驱动时序和RG复位时序,且上升下降沿抖动特性JRMS低于65.554ps,满足14位40MSPS ADC的时钟特性需求,同时采用两幅不同的自然图像,测试芯片的动态性能,还原图像的峰值信噪比不低于45dB。