浮点运算单元(FPU)是处理器中专门进行浮点算术运算的电路单元，广泛应用在科学计算，DSP和图象处理。本文主要研究浮点运算中的关键技术。首先，文章研究了浮点运算中使用频率最高的加法器的设计技术。主要介绍双数据通道和三数据通道浮点加法器的设计原理，超高精度浮点加法器的设计。超高精度浮点加法运算过程中，由于有效数长度明显增加，有效数相加对系统性能的影响更为突出。针对有效数相加问题，本文提出了三输入加法树的设计方法，并就其性能作了简要的分析。第二，本文在分析了数字电路实现乘法运算的基本原理及部分积优化原理的基础上，提出了一种具有动态加速浮点乘法运算功能的变基Booth算法。该算法可以在不增加加法器负担的条件下收到很好的加速效果。在一个普通的2输入加法器的支持下，平均加速效果至少好于8基Booth，而面积和速度都优于前者。同目前集中于乘法器中阵列结构的优化方法研究相比，本文为乘法器优化设计找出了一种新的研究方向。变基booth编码方法具有一般性，对于其它乘法器设计有一定指导意义。最后，文章总结了前期的工作，并就下一步的工作做了布署。