硬件木马是集成电路在设计、生产制造或封装中,被嵌入在芯片中的微小电路,其目的是使电路在特定条件下功能失效或泄露信息。随着集成电路的迅猛发展,芯片已经完全融入了我们生活的各个方面,在航天、国防、金融、通信等方面有不可或缺的作用,一旦这些芯片被插入硬件木马,将引起灾难性的后果。因此,开展硬件木马检测的研究十分迫切,具有现实意义。本文选题来源于国家部委项目,对在生产制造过程中植入芯片的硬件木马进行研究,设计了基于逻辑内建自测试的硬件木马检测结构。针对木马通常隐藏在电路低活性节点中难以触发的问题,本文通过基于概率的分析方法和仿真,提取电路中翻转概率低于阈值的节点作为木马可能存在的节点,并通过插入扫描链提高节点的可控性。为了提高木马检测效率,本文设计了伪随机测试向量产生模块,其产生的测试向量通过扫描链输入电路,使电路输出响应产生异常,并通过响应压缩模块,将木马电路的输出响应压缩为16位的签名,与预期签名进行比对,判断电路是否可疑。通过对产生测试向量的算法进行研究,发现木马可以通过其算法上的漏洞躲避检测,例如攻击者可以利用LFSR产生的测试向量具有相位差来插入木马躲避检测,为此本文加入了相移位器的设计。本文还研究了由插入特定测试结构而引入电路的安全性问题:攻击者通过攻击木马测试结构从而躲避整个检测系统。通过一种基于掺杂注入的木马攻击手段,攻击者可以直接修改响应压缩比对结果,也可以对测试向量产生模块和响应压缩模块进行攻击,修改内部触发器使插入木马电路的签名与无木马电路的预期签名相同,为此本文提出了可配置密钥的测试向量产生模块进行加固设计。对于引入的扫描链,攻击者可以通过在功能模式和测试模式之间切换移出电路内部数据,使得即使是加密电路系统也能够被攻破,为此本文设计了基于指纹的扫描链加密设计,使攻击者无法通过扫描链获取电路内部信息。最后,对硬件木马的检测效果和提出的安全性设计进行了仿真验证。实验结果表明:（1）在基于逻辑内建自测试的检测方案中,嵌入在低翻转概率节点的组合触发型硬件木马激活概率达到92.95%,同时木马比对时间缩短了了95.21%,整个检测框架结构占整体电路面积的8.6%。（2）通过基于指纹的扫描链加密设计,电路中插入10位指纹,木马攻击者成功攻击电路的概率仅为2^-32。通过可配置密钥的LFSR,攻击者攻击测试向量产生模块并伪造正确签名的概率为2^-127。通过基于相移位器的硬件木马防御结构,扫描链之间的相位差达到了534,基于相位差的硬件木马可以被识别出来。