相同码长的情况下,多进制LDPC码相较于二进制LDPC码而言具有更为优异的纠错性能,其抗突发错误能力强并且更适合高速传输。但随着有限域的增大,其复杂度过大不利于广泛的应用。本文将随机计算的思想与多进制LDPC和积译码算法相结合设计了随机译码算法,该算法将译码过程中传递的概率值转化为随机符号流,从而节点间传递的多维概率矢量转化成了几条比特流,在硬件实现上将节点间错综复杂的连线大大简化。而且在译码过程中由简单的逻辑门替换复杂的浮点运算,简化了实现复杂度。从而我们可以采用全并行的设计实现译码,提升时钟速率,对吞吐率的提升有重大意义。本文首先介绍多进制LDPC码的编解码算法,并比较了多进制与二进制LDPC在译码过程中的差异性。随后用渐进边增长算法设计了校验矩阵的构造方法。接着介绍了随机计算的思想,通过给出简单运算的电路实现展现了随机计算的特性。在此基础上,研究了随机译码并设计了各单元电路结构,将随机译码与和积译码算法对比,分析了性能的优劣。为了解决随机译码不收敛的问题,分析了锁存现象,给出了依据噪声的缩放、边存储器以及分支结构等改进措施和具体电路设计。在GF(16)的有限域中,我们用随机译码器对(252,126)的非规则LDPC码进行解码,改进后的随机译码与和积译码算法译码性能只相差0.1dB左右。在0/bE N为3dB情况下,如果时钟速率为f MHz,吞吐率可以达到f/10 Mbps。本文所设计的多进制LDPC随机译码算法具有低复杂度特性以及接近和积译码算法的性能等优势,使得其在硬件设计上非常有研究价值。