随着便携式移动设备和高速网络的不断发展,对低功耗设计的需求越来越大。而作为片上系统（System on Chip,So C）的重要组成部分,静态随机存取存储器（Static Random Access Memory,SRAM）在计算机和可移动设备中被大量使用,所以对SRAM进行低功耗设计可以有效降低系统功耗。降低电压是一种有效的低功耗设计方法。但是随着电压的降低,SRAM的性能会受到影响,特别是在超低压下,传统的6管SRAM电路已经不能正常工作,所以需要设计专门应用于超低压的单元电路。除了降低电压,面向可容错系统,近似设计也是一种行之有效的低功耗设计方法。在设计的SRAM单元电路的基础上,结合提出的近似SRAM电路架构,可以更进一步地降低SRAM电路功耗。首先,本文对低压SRAM设计和近似SRAM设计进行了概述。然后在总结已有工作的基础上,本文提出了一个在低压下具有高性能的SRAM单元电路,并对该单元电路的工作方式进行了说明,然后对单元电路的参数进行了仿真。在0.5V电源电压、TT工艺角和25℃下,与传统6管单元相比,所提出的SRAM单元电路的读噪声容限和写裕度分别提升了21.6倍和5.82倍。最后提出了面向可容错系统的近似SRAM架构,并将设计的单元电路作为存储单元应用到了近似SRAM中。结合相应的外围电路和辅助技术,设计了一个16kb的SRAM电路。最后对整体电路进行了仿真和功能分析。仿真基于40nm标准CMOS工艺,在0.5V电源电压、TT工艺角和25℃下进行。仿真结果表明,提出的近似SRAM电路可以在高达267MHz频率下工作,一次读写的平均功耗为4.4μW。