近些年来，随着电子信息产业的不断发展，及其应用领域的扩宽，锁相环作为集成电路中的重要部件，人们对于它的各项性能需求也在不断提高，其中小数分频锁相环因为锁定频率分辨率高而被广泛应用，具有一定研究意义。在查阅相关资料，学习了基础理论之后，本文在整数分频锁相环的基础上研究小数分频锁相环，着重介绍小数分频锁相环各个模块的工作原理及电路设计。本文设计一个输入信号为62MHz，输出信号为1.2GHz左右，分频比可调的整数/小数分频锁相环，文中对鉴频鉴相器，电荷泵，压控振荡器，分频器及sigma-delta调制器的种类及工作原理做了详细的分析。环路中的鉴频鉴相器采用双边沿触发结构；电荷泵电路中加入了共模负反馈单元，并且使用单位增益运算放大器自举消除电荷共享；使用LC压控振荡器，优化锁相环相位噪声性能；小数分频器中的多模分频器部分采用2/3双模分频器级联结构，调制器为3阶单环sigma-delta调制器。之后对电路中各个模块进行了版图布局及仿真验证，最终完成整体锁相环的电路和版图设计及仿真。整体整数/小数分频锁相环电路的设计和仿真是在Cadence软件的平台下进行，采用SMIC0.18um的CMOS工艺，根据仿真结果发现，整个系统的设计能够完成锁相环的功能，符合设计指标，但本设计还具备较大的优化空间，值得今后继续学习和研究。