射频微系统是采用先进封装技术将射频、光电、数字、能源等功能进行高密度集成的系统,具有小型化和多功能,甚至具有低功耗和低成本等特点,在雷达探测、通信、电子战、侦察等领域有广阔的应用前景。然而,射频微系统的进一步小型化给复杂功能单元集成设计带来了新的挑战,特别是级联射频单元之间失配互扰、芯片间热电耦合、芯片制备工艺波动等效应,导致系统设计存在设计周期长、成品率低等问题。为了能够满足复杂系统快速迭代设计的需求,基于可复用、高可信IP核（Intellectual Property Core）的多物理场协同设计方法成为目前微系统设计方法学的研究热点。准确的芯片IP模型是系统仿真评估和优化设计的关键,然而与较为成熟的数字、模拟类芯片IP建模相比,射频芯片IP建模仍处在摸索阶段,其主要难点有:（1）模型不仅需要考虑输入/输出功能,还需要考虑输入/输出驻波、非线性特性、高频噪声等多类输出特性;（2）由于射频芯片制备工艺控制难度大导致不同Foundry线下制备的IP性能差别较大、难以通用,因此所有输出特性均需考虑工艺特征;（3）芯片内晶体管电-热耦合效应突出,特别是近年来氮化镓（GaN）器件在射频微系统中的进一步应用,导致传统模型精度恶化明显,因此建立准确、高可信射频芯片IP模型成为了射频微系统仿真设计的难点。对此,本文采用无源电磁（EM）模型和晶体管等效电路模型相结合的建模方法研究了GaN射频前端关键部件——低噪声放大器IP和功率放大器IP建模技术,重点围绕上述三点对GaN高电子迁移率晶体管（HEMT）器件物理基非线性和噪声等效电路建模、工艺统计特性建模和热电耦合效应建模开展了研究,主要研究内容包括:1.GaN低噪声放大器芯片IP建模方法研究。针对传统GaN HEMT噪声模型不具备高低温噪声特性预测能力从而限制了芯片IP应用问题,本文首先提出了一种不含拟合参数的物理基噪声模型,该模型在晶体管区域划分理论的基础上,采用改进的积分边界电势计算晶体管的本征噪声,提升了本征栅极和漏极噪声的计算精度,然后通过考虑肖特基势垒高度、迁移率、电子饱和速度等晶体管关键物理参数的环境温度相关性,实现了-55℃-125℃温度范围下晶体管噪声特性预测精度大于83.69%。最后,将该晶体管模型嵌入2-6 GHz低噪声放大器中,建立的芯片IP模型与基于商用工艺设计套件（PDK）的IP模型相比,带内噪声系数和增益精度分别提升了11.95%和17.86%。2.GaN功率放大器芯片IP建模方法研究。针对传统晶体管非线性模型因为没有考虑陷阱效应的静态偏置相关性和DC I-V kink效应导致功率放大器芯片IP模型宽带特性预测精度不足的问题,本文首先提出了一种改进的陷阱模型,该模型通过引入偏置相关的动态控制电势,使得全域偏置范围内电流模型精度提升大于10%。然后研究了I-V kink效应建模方法,建立了一种包含单一复合模型（SRH）和碰撞电离效应的物理基I-V kink模型,进一步提升电流模型精度。最后,本文基于上述方法建立的可缩放模型精度比商用PDK模型提升了19.32%。该模型嵌入2-6 GHz功率放大器后建立的芯片IP模型在带内的输出功率、增益和功率附加效率的精度分别为95.28%、86.51%和86.64%。该模型嵌入2-18 GHz功率放大器后建立的芯片IP模型在带内的功率附加效率精度提升28.41%。3.工艺统计模型及其电路成品率优化设计方法研究。针对传统大信号模型缺乏工艺波动预测能力导致毫米波氮化镓芯片IP模型未考虑工艺特征的问题,本文首先采用一种改进的因子分析模型模拟晶体管关键物理参数统计特性,将其嵌入物理基模型后,建立了物理基工艺统计模型,实现了物理参数统计特性与晶体管非线性特性的关联。然后,基于该模型提出了一种芯片设计成品率优化方法,可在传统功率、效率优化设计方法的基础上,进一步实现成品率优化设计。最后,该模型在32-38 GHz 15 W的功率放大器芯片验证中输出特性的均值和标准差的精度大于98%和80%,并且采用本文方法进行电路设计可实现～13%的成品率提升。4.GaN芯片IP模型应用研究。为了探索射频芯片IP模型在复杂电路设计、不同封装环境性能评估等场景下的作用,本文基于一款2-6 GHz的GaN多功能芯片,对建立的低噪声放大器IP模型和功率放大器IP模型进行集成应用验证,与商用PDK模型相比,本文模型的接收支路噪声特性精度提升了8.4%。为了进一步验证IP模型在封装环境下输出特性的预测能力,研究了模型在商用EDA仿真软件中的嵌入方法,实现了芯片IP的热电仿真建模和IP建库,仿真结果表明,芯片IP模型可以有效地预测不同封装环境下的高低温特性。本文的射频芯片IP建模方法和提出的电路成品率优化设计方法对发展氮化镓射频微系统有着较高的理论意义和工程应用价值。