论文部分内容阅读
近年来，国内外对Sigma-Delta调制器的研究主要集中在提高调制器的性能，而噪声和调制器中的非线性对其性能影响很大，因此研究调制器中的噪声和非线性变得十分重要。因此，本论文进行了前馈Sigma-Delta调制器的设计，并对Sigma-Delta调制器的非线性和噪声进行了一定的研究。论文的主要工作如下：首先对Sigma-Delta调制器的工作原理进行了简单的介绍，然后分析了调制器系统中的各个模块的非线性，并且在Simulink中对各个模块的非线性进行了建模。接着分析了调制器中各个模块的噪声，对噪声进行建模。通过本课题中对调制器的性能指标要求，在MATLAB中对调制器进行了系统级设计与仿真。参考四阶前馈调制器的系统结构，设计了全差分结构的调制器整体电路，在Cadence中对调制器的电路级进行了仿真，对仿真结果进行分析。调制器的系统级设计是在MATLAB中的Simulink下完成的。本课题中的调制器采用全前馈结构，可以有效地降低系统对积分器输出摆幅的要求，提高系统的稳定性。该四阶Sigma-Delta调制器采用单环结构，信号带宽为50kHz，采样频率25MHz。在Simulink中得到理想情况下的信噪比是146.7dB，有效位数是24位。考虑调制器系统的非线性和噪声等非理想特性之后，调制器的输出PSD基底噪声约为-140dB，有效位数是17位。总谐波失真THD<-110dB，符合系统的性能要求，同时为电路级设计留有一定的裕度。本课题所设计的四阶全前馈Sigma-Delta调制器电路是通过开关电容电路实现。在电路设计时重点考虑了调制器中第一级积分器的设计，同时采用了斩波技术来进一步消除运放的低频噪声。一位量化器采用具有动态锁存功能的比较器来实现，可以有效地降低调制器的功耗。积分器中的运放采用开关电容共模反馈的全差分结构。同时设计了非交叠时钟电路，进一步消除由于开关的非理想特性引入的电荷注入和时钟馈通对调制器的影响。采用0.5μm标准CMOS工艺，对调制器的整体电路进行仿真，最终的仿真结果显示调制器的输出基底噪声低于-120dB，有效位数15位，谐波失真THD<-100dB。