论文部分内容阅读
本论文主要是从I/O接口电路、ESD芯片架构两个方面具体深入研究了一种40nm工艺下标准CMOS I/O单元库的设计。本文项目来源于中芯国际(SMIC)的一项客户产品。本人所参与的内容是这套40nm工艺I/O标准单元库的改进版的更新,包括整套I/O标准单元库的设计优化,前仿,版图后仿以及设置Testchip项目。在I/O方面,本论文讨论了I/O标准单元库的构成,I/O电路基本架构,I/O工作原理以及电路各个模块结构。本人独立参与完成的内容有,I/O transmitter模式下,优化改进了slewr/slewf,delayr/delayf,duty cycle等的参数。在5MHz,TT corner的条件下,将slewr/slewf参数由原先的92%左右优化至95%~100%,delayr/delayf由原先的105%以上优化至95%~100%,duty cycle由原先的53%优化至50%左右。由于电路结构的变动,重新更新了在不同VDD,VDD25电压和不同工艺角(TT,FF,SS corner)下,IOH、IOL、VT、VT+、VT-的参数值,这些参数的具体数值与老版I/O单元库的数值区别较小,只发生了些微变动。其中,VDD,VDD25的电压组合有9种,(0.99v,1.62v),(1.1v,1.8v),(1.21v,1.98v),(0.99v,2.25v),(1.1v,2.5v),(1.21v,2.75v),(0.99v,2.97v),(1.1v,3.3v),(1.21v,3.63v)。前仿中增加SA、SB参数,提前评估版图各类寄生参数带来的影响,增加了仿真的准确性。在ESD方面,Power cell和I/O结构都涉到ESD相关内容。本文主要讨论了ESD的基本原理,ESD模型,ESD的几种测试结构以及TLP曲线和ESD防护网络。本人参与了Power Clamp结构的优化改进,具体来讲,第一,是将带pMOS反馈的具有三个反相器的Power Clamp结构修改为传统无反馈一个反向器的Power Clamp结构,既解决了老版库中Power Clamp因反馈时间错误造成了HBM模型不能完全放电的问题,又缩短了传播延迟时间,另外简单的结构使得Power Clamp正常工作时漏电更小。第二,增大ESD nMOS大管子的尺寸,这种改进方法既加大了ESD放电时期的泄放电流,同时又相当于缩短了ESD放电时间。新版40nm I/O标准单元库的仿真结果表明,首先,内部芯片到I/O信号的脉冲波形得到了优化。其次,Power Clamp新结构优化了ESD的泄放功能,有效的使得2KV HBM及时泄放,同时减小了正常工作时的漏电。