动态功耗相关论文
本文研究纳米工艺下低功耗时钟树的设计和优化方法.以时钟信号的转换时间和负载电容作为实现时钟树低功耗的两个设计变量,基于时钟......
提出了1种可以抵抗双节点翻转的锁存器.该锁存器的反馈回路由保护门、延迟单元以及3选2多数表决器构成.保护门的输出送入表决器进......
随着半导体制造工艺和大规模集成电路设计能力的发展,嵌入式设备体积越来越小,功能却越来越强大,由此导致系统能耗问题日益突出。......
大的位线电容是片上高速缓存性能的主要瓶颈。本论文中通过使用分级分割位线的方法降低了存储器的位线电容,进而也降低了SRAM的动......
随着工艺尺寸的减小,数字逻辑电路的漏电流成为当前FPGA面临的主要挑战.静态功耗增大的主要原因是各种漏电流源的增加.图1所示为随......
功耗是当今处理器设计领域的重要问题之一.随着多核处理器的普及,片上缓存占有了越来越多的芯片面积和功耗.提出一种带有无效缓存......
多年以来,沿着摩尔定律的途径,人们一直采用对金属氧化物半导体场效应晶体管(MOSFET)进行等比例微缩来增加器件速度的方法。然而在......
集成电路应用中的四大挑战rn采用的晶体管数目晶体管数目会直接影响到裸片和封装尺寸、芯片成本及功耗.尽管生产工艺的不断进步使......
时钟门控是一种广为人知的功耗优化方法,常用于ASIC和FPGA设计,这种方法可减少不必要的开关操作.该方法通常需要设计人员在RTL代码......
通过对现有编码算法的改进,提出一种新的编码算法,它降低功耗的方法是通过减少部分积的数量来实现的.因为乘法器的运算主要是部分......
在FPGA设计复杂性不断增加,先进的生产工艺不断引入新的设计实现挑战的情况下,设计人员最关心的问题是设计工具的吞吐能力、易用性......
提出了电荷自补偿技术,此技术利用P型多米诺电路动态结点的放电对N型多米诺电路的动态结点充电,并在此技术基础上综合应用双阈值技......
