【摘 要】
：
传统的软件调试器和硬件调试器存在不通用和调试速度慢等缺点,本文提出基于SoC片内总线的嵌入式硬件调试器的设计方法,提高了调试速度和通用性,使SoC用户通过简单的标准串口
【机 构】
：
西安微电子技术研究所 西安 710054
【出 处】
：
第十三届计算机工程与工艺会议(NCCET09’)
论文部分内容阅读
传统的软件调试器和硬件调试器存在不通用和调试速度慢等缺点,本文提出基于SoC片内总线的嵌入式硬件调试器的设计方法,提高了调试速度和通用性,使SoC用户通过简单的标准串口就能够暂停内部微处理器的指令流水线,快速地访问微处理器内部的寄存器、外部的存储单元,监视内部的指令执行情况和片内总线的数据传输情况.
其他文献
同步动态随机存储器(SDRAM)因其高密度,低功耗,且价格低廉,而大量应用于计算机的主存储器,对于SOC(System On a Chip,系统芯片)来说,片上存储器是一种不可或缺的IP核,它的好
本文设计了一种基于多项式基的有限域乘法器,此乘法器可适用于任何本原多项式的有限域乘法.本设计在0.13μm的工艺下全定制实现,设计结果表明,本设计实现面积有较大减小.
本文以一个32位动态稀疏树加法器为对象,研究了自动噪声分析流程与方法,提出了曲线拟合与顺序搜索两种噪声识别算法,实现了NoiseSpy噪声自动分析软件.在分析结果的基础上,我
Traffic loading is usually characterized by means of the number of Equivalent Single Axle Loads (ESALs) or by means of the axle load distributions (load spectra
本文研究了高速CAM的电路设计和优化技术.对CAM的匹配速度进行研究分析,在基于传输管的全局匹配线加速结构的基础上,提出了一种改进的分级匹配线加速技术,用预充信号的反相控
本文设计实现了微处理器目标cache中一种27位比较电路,从设计原理到电路结构都作了较为详细的分析.其中在输入结构中引入了传输管逻辑,使得电路的结构比传统电路大为简化;在
为了缓解DSP到仿真器,仿真器到调试主机各部分互连带宽和存储成本的矛盾,使用Verilog实现一种基于FPGA的SDRAM控制器来外接低成本大容量的SDRAM,用于缓存DSP处传来的高速trac
本文设计并实现了一个16×32位乘法器,该乘法器基于2个16位SIMD乘法器,采用2级流水线结构,实现后的乘法器可以执行三种模式的乘法运算:4个8×8位、2个16×16位、1个16×32位
The fatigue characteristics of asphalt have been studied for many years.But there is not a unique evaluation index for asphalt fatigue.After the healing phenome
本文在对典型多核处理器的互连结构分析的基础上,建立了一个模拟环境,对格栅类片上网络这一解决众核芯片互连问题的结构进行了性能评测.