容错设计技术是提高计算系统可信性的重要措施。高能粒子辐射引起的软错误曾被认为是影响宇航电子用品可靠性的首要因素。随着集成电路特征尺寸的急剧减小进入纳米级,关键电荷也相应减小,伴之工作电压持续降低,工作频率急剧升高,即使在地面环境中,宇宙射线中的中子和封装材料中的α粒子造成的软错误已对VLSI的正常工作构成严重威胁。本文针对软错误对电路进行加固设计,全文主要内容及创新之处如下:首先,构造能够容忍单事件翻转(SEU, Single Event Upset)与单事件瞬态(SET, Single Event Transient)的高可靠性触发器(Radiation Hardened By Design D Flipflop),其不但具备传统触发器的功能,并能够容忍组合电路和时序电路发生软错误的情况,通过SPICE工具的仿真实验结果证明,RHBD-DFF能够使电路中出现的粒子干扰不会影响结果的正确性。其次,针对拥有大量时序单元的流水线电路进行加固并评估,根据流水线电路要求高速运行的特性,使用只针对单事件翻转的特定结构RHBD-DFF进行加固,并在全局加固策略与选择性加固策略间进行分析与比较。最后,基于BFIT工具的分析结果,对ISCAS系列电路的时序单元触发器进行加固,此方案仅对时序单元进行加固,就能防护SEU与SET引发的软错误,考虑到加固所带来的附加开销,采取选择性加固的策略,对电路中的关键时序单元进行加固。实验结果表明,基于开销限制前提的选择性加固,能够达到以低开销代价换取高容错性能的目的。