在过去的十年中,报文分类算法得到了广泛的研究。随着链路速度快速增长,FPGA因兼有可编程性和高性能的特性而被广泛应用于实时网络处理中。面向现场可编程逻辑门阵列（Field Programmable Gate Array,简称FPGA）平台提出的基于静态随机存取存储器（Static Random-Access Memory,简称SRAM）的三态内容寻址存储器（Ternary Content Addressable Memory,简称TCAM）技术能够通过细粒度地分解单条规则实现很高的吞吐率。近些年随着SDN、数据中心网络等领域的发展,报文分类遇到新的挑战,首先存储资源无法满足规则数量和规则集中字段数量不断增长,其次报文分类对规则集的动态快速更新有了更高的要求。FPGA中的存储资源是有限且珍贵的,现有的基于SRAM的TCAM技术无法同时满足规则集的可扩展性和动态快速更新的需求。本文针对上述问题,对基于SRAM的TCAM存储优化技术展开研究,使其能够适应不同的应用场景。本文的主要工作和创新点包括:1.本文提出了一种名为Ms-TCAM（Memory-shared Ternary Content Addressable Memory）的面向存储优化和动态更新的基于块随机存取存储器（Block Random Access Memory,简称BRAM）的TCAM技术。本文通过开源软件生成五元组规则集和Openflow规则集并统计通配符比例,统计结果显示通配符在两类规则集中的占比均较大。通配符具有匹配结果与输入无关的特点,然而已有的基于SRAM的TCAM技术均消耗大量的存储资源用于存储通配符,造成存储资源的严重浪费。Ms-TCAM采用共享内存的方法降低存储资源消耗,Ms-TCAM采用共享内存式同构二维流水线架构,并通过比特矩阵重排序等技术进一步降低存储资源消耗。总之,二维流水线架构保证Ms-TCAM的高吞吐率,“共享内存+二级内存块”的存储资源分配方案和比特矩阵重排序技术降低存储资源消耗。此外,我们还给出了Ms-TCAM技术的动态更新策略,能够快速实现规则集中的规则的插入,删除和修改操作。2.本文提出了一种名为RE-TCAM（Resource-Efficient Ternary Content Addressable Memory）的面向存储优化和快速更新的基于分布式内存的TCAM技术。本文采用指标“TCAM/SRAM比”表示单位大小的SRAM能够仿真的TCAM大小,指标能够衡量存储资源效率。已有文献得出结论“TCAM/SRAM比”与SRAM存储器深度呈反比,并且更新时钟周期数与SRAM存储器深度正相关。若SRAM深度越小,则基于SRAM的TCAM技术存储资源效率越高,更新时钟周期数越小,综合性能越强。BRAM由于其物理特性,存储器深度最小为512位,存储资源效率较低,更新时钟周期数值较大。综上,本文将FPGA片上查找表（Lookup Table,简称LUT）配置成分布式内存（Distribut RAM）用于存储规则集完成查表操作。分布式内存也称为查找表内存（Lookup Table Random-Access Memory,简称LUTRAM）。单个LUT能够配置成深度为64位的LUTRAM（64×1）或者深度为32位的LUTRAM（32×2）。工程实现上利用多泵技术和进位链技术能进一步提高存储资源效率和逻辑资源效率。此外,本文针对LUTRAM的配置方案,给出了RE-TCAM技术的查表算法。综上所述,针对现有基于SRAM的TCAM技术存在的存储资源效率低的缺点,本文分别提出了两种存储优化技术,可满足不同的网络应用场景下高可扩展性和动态快速更新的需求。这对于传统网络环境和SDN下的报文分类都具备理论意义以及实用价值。