互连延迟相关论文
当集成电路的特征尺寸减小至180nm或更小时,互连寄生的电阻,电容引起的延迟,串扰和能耗已成为发展高速、高密度、低功耗和多功能集......
在多芯片组件互连传输线的电路模型中，必须同时考虑线电感和线电阻，因此其互连延迟的研究比传统的ＰＣＢ和ＩＣ互连更具复杂性．研究了具有树状拓......
综述了制备ULSI低介电常数材料的各种CVD技术。详细介绍PCVD技术淀积含氟氧化硅薄膜、含氟无定型碳膜与聚酰亚胺类薄膜的工艺，简要......
按比例缩小技术是驱动集成电路发展的一项关键技术,在进入微纳米后出现了一系列的挑战.文中分析了按比例缩小在光刻技术、器件的亚......
论文运用Boole过程论中对逻辑电路进行描述和计算的基本思想，较好地解决了逻辑电路波形模拟中的冒险检测与消除、反馈环路处理、伪......
利用CMOS电路动态功耗模型,对采用不同介电常数绝缘介质的CMOS集成电路进行模拟,研究了不同特征尺寸集成电路中低介电常数绝缘介质......
VDSM(超深亚微米)设计中互连线延迟已在电路延迟中起到决定性作用.在前期设计阶段考虑互连延迟问题已是当前研究的重要课题.建立以......
对于180nm乃至更低工艺水平的深亚微米集成电路,互连线成了决定电路性能的关键因素。所以本文主要研究深亚微米工艺芯片内互连线的......
基于三维 L aplace方程的 Silvaco Interconnect3D模拟程序数值解 ,对互连寄生电容进行了计算 ,其结果用于 0 .2 5μm CMOS技术互......
期刊
