论文部分内容阅读
电子设备小型化、多功能集成的趋势推动着系统集成不断地向低成本、高性能、高集成度发展。与有源芯片按照摩尔定律的发展速度相比，无源元件逐渐成为实现系统封装的瓶颈。同时，随着通信技术的发展，越来越复杂的通信功能模块需要集成在同一款产品中，促使射频无源元件必须向低成本、高集成度、高性能发展。普通硅基无源元件成本低，与有源芯片热性能匹配且工艺成熟，但高密度、高Q的硅基电容和电感以及高性能的滤波器一直是实现硅基无源元件及模组实现大规模商业化的瓶颈技术。 本论文主要研究了硅基高性能的集成无源元件(IPD)及模组，包括高密度的深槽电容、高Q的底部镂空MIM电容、高密度的底部填充磁性材料电感以及低插入损耗的底部镂空滤波器模组，取得了优异的性能。此外，在进行圆片级高性能集成无源元件的研究基础上，将IPD技术应用到硅转接板结构中，研究了IPD与硅转接板的圆片级表贴集成技术，总结了IPD与TSV集成方面的设计经验和准则。具体研究成果如下: (1)进行了低阻硅基板上制作深槽电容的研究，采用深孔阵列的结构充分利用了硅的第三个维度，提高电容电极的有效表面积，进而有效提高了电容的电容密度，制作的深槽电容密度相对于普通平面电容密度提高22.8倍，电容密度达到了58nF/mm2。利用LPCVD普通多晶硅沉积速率远高于原位掺杂多晶硅的特点，提出两步多晶硅填充深槽工艺，使填充时间降低了60％，有效降低了深槽电容的制作成本。 (2)针对普通硅基MIM电容衬底损耗较大的问题，通过干湿混合法进行衬底镂空以提高MIM电容Q值，在2GHz处镂空电容的Q值较普通MIM电容Q值提高60％～80％，并且电容密度达到620 pF/mm2。 (3)在底部镂空电感的基础上，提出采用钢网印刷的方法在底部槽内填充Ni-Zn铁氧体粉末/BCB的复合磁性材料，实现了大厚度磁性材料的有效集成。并采用有限元仿真的方法研究了磁芯相对磁导率、厚度对电感密度的影响，为磁性材料及厚度的选择提供了有力的参考，制作电感的电感密度相对于普通电感提高了40％左右。 (4)在底部镂空电感的基础上，将电感线圈与电感附近的地屏蔽结构作为一个整体进行研究，提出了带地屏蔽环的底部镂空电感结构，进一步提高了电感的Q值，11nH的电感样品最大Q值高达93。随后在单独制作带地屏蔽环的底部镂空电感和底部镂空电容的基础上设计并制作滤波器，通过底部镂空的结构减小普通硅衬底的电磁损耗。并且采用非对称电极引出结构的MIM电容实现了MIM电容与大厚度BCB介质层制作电感的有效集成，解决了滤波器集成过程中电感与MIM电容的工艺兼容性问题。制作的1.8GHz DCS低通滤波器带内插入损耗仅0.35dB，2.45GHz带通滤波器带内插入损耗仅3dB。 (5)在IPD与硅转接板集成方面，提出了IPD与硅转接板进行圆片级表贴集成的结构，通过采用基于表面张力的液态锡合金TSV填充工艺，在填充TSV过程中同时实现了TSV与IPD的互连。电感集成TSV后，电感值增大约1nH， Q值的峰值依然大于20，依然能够满足射频电路设计的需要。