深度卷积神经网络（DCNN）是当前最流行的神经网络之一。随着可穿戴设备和物联网的发展,DCNN在嵌入式系统中的应用变得越来越广泛。虽然DCNN的功能非常强大,但实现它需要进行大量的计算,所以通常需要一些高性能的硬件设备去执行DCNN。而对于低功耗、小巧的嵌入式设备来说,很难满足执行DCNN的硬件要求,这限制了在这些设备中嵌入DCNN。因此为了 DCNN的广泛部署,我们需要解决传统计算方法与设备带来的功耗受限、硬件面积受限、存储受限等问题。随机计算（SC）是一种新型的计算范式,其简化了算术单元的硬件实现。作为DCNN中二进制计算的低成本替代品,SC有潜力满足嵌入式设备的低能耗需求,可以推动DCNN在计算资源受限条件下的应用。然而,SC中的比特流通常比对应的二进制数拥有更多的比特位,这不可避免地给设备带来了更大的存储压力。为了应对存储方面的限制,在本研究中,我们使用泄漏功率低、存储密度高的多层单元相变存储器（MLC PCM）代替动态随机存取存储器（DRAM）作为DCNN的权重存储器。但MLCPCM带来大存储密度的同时,仍然存在着高写功耗、高写延迟与高软错误率的问题。基于上述问题,为了解决在嵌入式设备中部署应用DCNN的各方面限制,本文进行了在嵌入式系统下基于非易失存储器的SC-DCNN的部署及优化研究。本文具体做了以下工作:首先,应对嵌入式设备的资源受限问题,本文完整模拟实现了基于随机计算的DCNN,包括随机数的产生、随机数之间的乘加运算、基于随机计算的激活函数等。其次,针对MLC PCM的性能问题方面,本文设计了一种专用于随机计算的MLC PCM优化技术（SC PCM）。在不牺牲存储密度与应用精度的情况下,SC PCM降低了 MLC PCM的写延迟和功耗。并且由于SCPCM中间状态对应的电阻范围具有可操作空间,我们通过改变数据中间状态对应的电阻范围,在功耗、延迟与精度之间做出权衡,选择出最适合于实际应用的方案。优化的SCPCM不仅提高了在嵌入式设备中部署大规模神经网络的存储性能,也保证了整体应用级的可用性。最后,针对随机计算中随机数比特流带来的高存储量问题,我们提出了一种有效的分层多精度SC-DCNN模型,精度的降低在SC中体现为比特流长度的减少,因此可以减轻PCM的主存压力。并且在分层多精度网络成为提高神经网络能力的可行方案之前,本文还解决了两个主要的技术问题如何正确选择不同层的比特流长度以满足神经网络的精度要求,以及如何使用不同长度的位流执行SC操作。实验结果表明本文所提出的优化策略可以实现DCNN在嵌入式设备上的高效部署,且DCNN在应用精度上仍保持较高水平。在主存性能上,相较于传统的MLCPCM,本文设计提出的SCPCM在不降低信息密度的前提下,降低了写能耗与写延迟,且提高了主存的可靠性。